数字前端 RTL 设计
按规格实现可综合 RTL，含状态机、数据通路与接口逻辑，交付代码与设计文档。
- Verilog / SystemVerilog 可综合风格
- 适用于新模块开发与旧代码重构
- 按模块交付，含寄存器说明
三项核心能力
数字前端设计与代码交付
前端设计解决的是"功能正确、时序可达"的问题。我们从规格评审开始，把功能点拆成可追踪的设计条目，再用可综合的 RTL 实现，交付内容包括代码、综合约束、寄存器说明文档与自查报告。对于状态复杂、跨时钟域多的模块，我们会在设计阶段就把 CDC（跨时钟域）路径整理成清单，避免问题留到验证阶段才发现。交付物以客户指定的目录结构归档，便于直接并入客户的代码库继续开发。
功能验证与覆盖率收敛
验证是芯片设计里工作量占比最高的环节，也是最容易失控的环节。我们采用 UVM 方法论搭建可复用的验证环境，先建功能覆盖率模型，把规格逐条映射成覆盖点，再用回归测试驱动收敛。交付时提供覆盖率报告、失败用例分析与功能点追踪表，客户可以逐条核对哪些功能已验证、哪些尚有缺口。对于已有测试环境但收敛困难的项目，我们也承接验证补齐与瓶颈分析，找出遗漏的场景并补充用例。
FPGA 原型与系统集成
在流片之前，FPGA 原型是检验设计、跑真实软件最直接的手段。我们负责 RTL 的 FPGA 移植：时钟与复位结构调整、存储器映射替换、不可综合代码改写、时序约束编写与时序收敛。原型平台搭好之后，客户的软件团队可以提前数月开始调试驱动与应用，把软硬件协同问题在流片前暴露出来。我们同时交付移植说明与平台使用文档，客户团队后续可以自行维护迭代。
九个服务条目
以下是我们承接的主要服务方向，每一项都可以单独委托，也可以组合成完整项目。
UVM 功能验证环境
搭建可复用 UVM 验证平台，建立功能覆盖模型，回归驱动覆盖率收敛。
- 覆盖点与规格逐条对应
- 适用于验证补齐与环境重建
- 交付环境代码与覆盖率报告
FPGA 原型验证
将 RTL 移植到 FPGA 平台，调整时钟复位结构并完成时序收敛，供软硬件联调。
- 支持主流 FPGA 平台
- 适用于流片前软硬件协同
- 交付比特流与移植说明
数字后端物理实现
承担布局规划、时钟树综合、布线与签核收尾，把网表落成可交付的版图数据。
- 中等复杂度数字模块与子系统
- 工艺库由客户确定
- 按里程碑分阶段交付
CDC 检查与低功耗设计
梳理跨时钟域路径并落实同步策略；按电源意图插入门控与电源域结构。
- CDC 清单与同步方案评审
- 适用于多时钟域、低功耗需求项目
- 静态检查报告随交付提交
DFT 可测性设计
插入扫描链与测试逻辑，生成测试向量，提升量产测试的故障覆盖率。
- 扫描、BIST 等常用结构
- 与后端流程协同排布
- 交付 ATPG 结果与说明
IP 集成与 SoC 整合
把第三方 IP 与自研模块整合为完整 SoC，处理接口对接、地址分配与互联。
- 总线互联与地址映射规划
- 适用于子系统级整合项目
- 交付集成网表与整合报告
模拟混合信号电路设计
承接接口类与数据转换类混合信号电路的设计与仿真，配合数字部分联调。
- 仿真结果与设计说明齐备
- 适用于接口、电源管理类需求
- 按电路模块委托
设计文档与交付归档
为每个项目整理规格映射表、设计说明、验证报告与版本记录，形成完整档案。
- 交付物目录结构可定制
- 适用于审计、交接与团队扩展
- 随项目节点滚动更新
合作流程
- 需求沟通：您提供规格文档、现有代码或功能需求，我们评估工作量与边界条件，确认哪些环节委托、哪些环节由双方协同。
- 方案与节点确认：我们给出分阶段计划，把设计、验证、集成拆成可验收的节点，明确每个节点的交付物清单。
- 开发与阶段交付：按节点推进，每个节点提交代码、报告与说明，客户验收后再进入下一阶段，过程透明可追踪。
- 收尾与交接：项目收敛后提交完整档案，做一次交接讲解，确保您的团队可以独立接手后续维护与迭代。
常见问题
芯片设计外包通常怎么计价？
常见有按人月、按模块固定价、按里程碑付款三种方式。人月适合需求仍在变化的前端与验证阶段；固定价适合规格明确的小模块；里程碑付款把设计、验证、签核拆成节点，双方按节点验收。具体报价需要在看完规格文档和代码量评估之后才能给出。
一个中等规模的数字模块需要多久？
视模块复杂度而定。一个几万门的接口或控制类模块，从规格评审到验证收敛通常需要数周到两三个月；百万门级 SoC 子系统的集成与全芯片验证周期更长，且依赖上游 IP 的交付质量。我们会在需求评审后给出分阶段计划。
你们能接多制程的后端实现吗？
我们主要承接数字后端与物理实现的中等复杂度项目，包括布局规划、时钟树综合、布线与签核收尾。制程库由客户提供或共同确定，具体工艺节点的支持范围请在合作前沟通确认。
验证覆盖率达到多少算合格？
覆盖率数字本身不是目的。代码覆盖率通常需要达到 95% 以上并分析未覆盖项是否为死代码；功能覆盖率要对应到规格里的每一条功能点。我们在验收时会同时提交覆盖率报告与功能点追踪表，让客户能逐条核对。
客户需要提供哪些材料才能开始合作？
最基本的材料包括：模块规格说明或功能需求文档、目标工艺或 FPGA 平台信息、接口约定及时序要求。如果是对既有代码做修改或验证补齐，还需要提供现有 RTL、测试环境和历史问题记录。材料齐全程度直接影响评估的准确性。
有项目想评估？
把规格或需求发到 hello@digitalsignage.org.cn，几个工作日内给出初步评估与分阶段建议。